(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-247830

最終頁に続く

(43)公開日 平成10年(1998) 9月14日

(51)	Int	C1 6	
(DI)	ını.	U.	

H03F

H03G 3/10

識別記号

FΙ

H03F 3/45

3/10

H03G

Z B

3/45

審査請求 未請求 請求項の数4 OL (全 7 頁)


(21)出願番号	特顯平9-50293	(71) 出願人 000002185	
		ソニー株式会社	
(22)出願日	平成9年(1997)3月5日	東京都品川区北品川6丁目7番35号	
		(72)発明者 平林 敦志	
		東京都品川区北品川6丁目7番35号 ソコ	Ξ
		一株式会社内	
		(72)発明者 藤田 幸祐	
		東京都品川区北品川6丁目7番35号 ソコ	Ξ
		一株式会社内	
		(72)発明者 小森 健司	
		東京都品川区北品川6丁目7番35号 ソコ	=
		一株式会社内	
		(74)代理人 弁理士 松限 秀盛	

(54) 【発明の名称】 負性アンプ回路

(57) 【要約】

【課題】 負のインピーダンス回路を用いた負性アンプ 回路を形成する。

【解決手段】 トランジスタ1a、1bからなる差動対が設けられる。そしてこれらのトランジスタ1a、1bのエミッタ間に、値2・ Z_E のインピーダンス2が直列に接続されると共に、これらのエミッタがそれぞれ電流源3a、3bを通じて接地される。また、それぞれ電圧値 $\pm V_{IN}$ の入力信号源4a、4bが、それぞれバッファ回路10を構成するトランジスタ5a、5bのベースーエミッタ間を通じてトランジスタ1a、1bのベースに接続される。また、トランジスタ5a、5bのエミッタがそれぞれ電流源6a、6bを通じて接地される。らにトランジスタ1a、1bのベースに、それぞれトランジスタ5a、5bのベースーエミッタ間を通じて接続される。



1

【特許請求の範囲】

【請求項1】 差動対を有し、

上記差動対のエミッタ間にインピーダンスを接続して電 圧一電流変換用コンダクタンスを形成し、

上記差動対のコレクタ出力を互いにもう一方のベース入 力へ帰還して上記エミッタ間に接続されたコンダクタン スを負性のインピーダンスとしてコレクタ負荷へ電流帰 還することにより、

上記差動対のコレクタ側から見た入力インピーダンスと ス発生回路が形成されることを特徴とする負性アンプ回 路。

【請求項2】 請求項1記載の負性アンプ回路におい て、

上記負性インピーダンス発生回路を第2の差動対のコレ クタ負荷に接続し、

上記インピーダンスをキャパシタンスとすることによ

上記差動対のコレクタ浮遊容量をキャンセルするコレク タ浮遊容量キャンセル回路が形成されることを特徴とす 20 の抵抗値Rcとの比で決定される。また、最大S/N る負性アンプ回路。

【請求項3】 請求項2記載の負性アンプ回路におい

上記第2の差動対のコレクタ負荷に上記コレクタ浮遊容 量キャンセル回路を接続すると共に、

第2の上記負性インピーダンス発生回路のインピーダン スを抵抗とし、

上記抵抗を用いた負性インピーダンス発生回路のコレク タにフルバランス型の電流制御回路を挿入することによ

利得をプラスからマイナスまで可変する利得可変回路が 形成されることを特徴とする負性アンプ回路。

【請求項4】 請求項3記載の負性アンプ回路におい て、

上記利得可変回路を制御することで利得制御アンプ回路 が構成されることを特徴とする負性アンプ回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、例えばラジオ受信 ーダー、移動体通信機等に用いられる高周波アンプ回路 や、高利得アンプ回路等に使用して好適な負性アンプ回 路に関するものである。

[0002]

【従来の技術】例えばテレビジョン受信機に用いられる 高周波アンプ回路や高利得アンプ回路においては、従来 から例えば図6に示すような利得制御アンプ回路が使用 されている。すなわち図6は、従来の利得制御アンプ回 路の構成を示す。

【0003】この図6において、トランジスタ61a、

61 b からなる差動対が設けられ、これらのトランジス タ61a、61bのベースにはそれぞれ電圧値±V_{IN}の 入力信号源62a、62bが接続される。また、トラン ジスタ61a、61bのエミッタはそれぞれ電流源63 a、63bを通じて接地されると共に、これらのエミッ タ間に抵抗値RE のエミッタ抵抗64が接続される。

2

【0004】さらにトランジスタ61a、61bのコレ クタには、それぞれ電圧値±Vc の制御電圧源65によ って制御されるトランジスタ66a、66b、67a、 して負性のインピーダンスを発生する負性インピーダン 10 67 b からなる電流制御回路が接続される。そしてこの 電流制御回路の内のトランジスタ66a、66bのコレ クタがそれぞれ抵抗値Rc のコレクタ抵抗68a、68 bを通じて電源 Vccに接続されると共に、トランジスタ 66a、66bのコレクタから電圧値±V₀の出力信号 端子69a、69bが導出される。

[0005]

【発明が解決しようとする課題】ところで図6に示す利 得制御アンプ回路においては、その最大利得は、エミッ タ抵抗64の抵抗値RE とコレクタ抵抗68a、68b は、そのコレクタ抵抗68a、68bの抵抗値RCで決 定される。

【0006】そこで、まず最大利得であるが、上述の回 路で利得をとろうとしてコレクタ抵抗68a、68bの 抵抗値RC を大きくすると、トランジスタ66a、6 6 b のコレクタに存在する浮遊容量のためにローパスフ ィルタ(LPF)が形成されてしまう。このため回路の 周波数特性が劣化し、望みの周波数において十分な利得 がとれなくなる。

【0007】しかるに周波数特性を伸ばすためにコレク タ抵抗68a、68bの抵抗値Rcを小さくすると、利 得が低下する。このため必然的にエミッタ抵抗64の抵 抗値RE を小さくする必要がでる。しかしこのとき、入 カダイナミックレンジをとらなくてはいけないので、結 果としてバイアス電流を大きくせねばならない。その場 合に、電源電圧の制約があるため、再度、負荷抵抗の見 直しとなる。

【0008】以上のことは、利得、周波数特性、入力、 出力ダイナミックレンジが、相互に関係をもっているた 機、テレビジョン受信機、衛星放送受信機、ビデオレコ 40 めに設計の自由度を狭めているからである。また、最大 S/Nは入力レベルが大きくなり利得をしぼっている状 態であるが、従来、アンプ回路の負荷抵抗は可変されな いためS/Nの改善は望めない。

> 【0009】以上の理由により、従来の利得制御アンプ 回路では、利得を稼ぐためにアンプ回路を何段も従属接 続する必要があり、その結果、S/N悪化、DG DP の悪化、消費電力の増大を招いている。

【0010】この出願はこのような点に鑑みて成された ものであって、解決しようとする問題点は、従来の利得 50 制御アンプ回路では、利得、周波数特性等が相互に関係 3

をもっているために設計の自由度が狭められ、また、利 得を稼ぐためにアンプ回路を何段も従属接続する必要が あり、S/N悪化、消費電力の増大等を招いているとい うものである。

[0011]

【課題を解決するための手段】このため本発明において は、差動対のエミッタ間に接続されたインピーダンス を、電圧-電流変換回路を通してコレクタ間に電流帰還 することにより、負のインピーダンス回路を形成するよ うにしたものであって、これによれば、負のインピーダ ンス回路を用いた負性アンプ回路を形成することができ る。

[0012]

【発明の実施の形態】すなわち本発明においては、差動 対を有し、差動対のエミッタ間にインピーダンスを接続 して電圧-電流変換用コンダクタンスを形成し、差動対 のコレクタ出力を互いにもう一方のベース入力へ帰還し てエミッタ間に接続されたコンダクタンスを負性のイン ピーダンスとしてコレクタ負荷へ電流帰還することによ り、差動対のコレクタ側から見た入力インピーダンスと して負性のインピーダンスが発生されるようにしたもの である。

【0013】以下、図面を参照して本発明を説明する に、図1は本発明による負性アンプ回路を適用した負性 インピーダンス発生回路の一例の構成を示す接続図であ

【0014】この図1において、トランジスタ1a、1 bからなる差動対が設けられる。そしてこれらのトラン ジスタ1a、1bのエミッタ間に、値2・ZE のインピ ーダンス2が直列に接続されると共に、これらのエミッ タがそれぞれ電流源3a、3bを通じて接地される。

【0015】また、それぞれ電圧値±VINの入力信号源 4 a、4 bが、それぞれバッファ回路10を構成するト ランジスタ5a、5bのベースーエミッタ間を通じてト ランジスタ1a、1bのベースに接続される。また、ト ランジスタ5a、5bのエミッタがそれぞれ電流源6 a、6bを通じて接地される。さらにトランジスタ1 a、1bのコレクタが、互いにもう一方のトランジスタ 1 a、1 bのベースに、それぞれトランジスタ5 a、5 bのベースーエミッタ間を通じて接続される。

【0016】従ってこの回路において、トランジスタ1 a、1bの各ベースには、入力信号源4a、4bからの 電圧値±VINの入力信号がそれぞれトランジスタ5a、 5 bのバッファ回路 1 0 を通じて印加される。そしてこ れらの印加電圧±VINが電流i1 に変換されるように電 圧-電流変換回路20が構成されている。なおバッファ 回路10は、直流シフト、及びトランジスタ1a、1b のベース方向の入力インピーダンスを上げる役割を兼ね ているものである。

VINの入力信号源4aから見た入力インピーダンスZIN は、次の〔数1〕の式で表わされる。

【数1】

$$Z_{1N} = \frac{V_{1N}}{-1} = -Z_E$$

【0018】従ってこの図1の回路において、等価的に 電圧値+VINの入力信号に対してインピーダンス2のイ ンピーダンス値-ZE が直列に存在していることにな り、等価的に負のインピーダンスが形成されて、負性イ ンピーダンス発生回路を形成することができる。

【0019】次に図2に、図1の負性インピーダンス回 路(負性アンプ回路)の応用として、負性キャパシタン ス発生回路を形成した場合の一例の構成を示す。なお以 下の説明で、上述の図1の回路と対応する部分には、同 一符号を付して重複の説明を省略する。

【0020】この図2において、負性キャパシタンス発 生回路は、上述の負性インピーダンス発生回路の差動対 を構成するトランジスタ1 a、1 bのエミッタ間に、上 20 述のインピーダンス2として抵抗値 R_1 の抵抗21 a、 21bと、容量値C₁/2のキャパシタンス22を接続 したものである。 さらにトランジスタ1 a、1 b のコレ クタに、それぞれ抵抗値R2 の抵抗23b、23aを対 称に接続する。

【0021】この場合に、キャパシタンス22に流れる 電流の値をi₁ として、例えば電圧値+V_{IN}の入力信号 源4aから見た入力インピーダンスZINは、次の〔数 2〕の式で表わされる。

【数2】

$$Z_{IN} = \frac{V_{IN}}{-i_1} = R_1 - R_2 - \frac{1}{SC_1}$$

【0022】そしてこの図2の回路において、 $R_1 = R$ 2 とした場合には、

 $Z_{IN}=-1/SC_1$

となって、入力インピーダンスZINは負のキャパシタン スのみとなり、負性キャパシタンス発生回路を形成する ことができる。

【0023】さらに図3は、図1の負性インピーダンス 40 回路(負性アンプ回路)の応用として、負性抵抗発生回 路を形成した場合の一例の構成を示す。なお以下の説明 で、上述の図1、図2の回路と対応する部分には、同一 符号を付して重複の説明を省略する。

【0024】この図3において、負性抵抗発生回路は、 上述の負性インピーダンス発生回路の差動対を構成する トランジスタ1a、1bのエミッタ間に、インピーダン ス2として抵抗値R₁の抵抗21a、21bを接続した ものである。

【0025】この場合に、抵抗21a、21bに流れる 【0017】そこでこの回路において、例えば電圧値+ $\it 50$ 電流の値を $\it i\, 2$ として、例えば電圧値+ $\it V\, IN$ の入力信号 5

源4aから見た入力インピーダンス ZINは、次の〔数 3〕の式で表わされる。

【数3】

$$Z_{1N} = \frac{V_{1N}}{-i_2} = -R_1$$

【0026】従ってこの図3の回路において、等価的に 電圧値+V_{IN}の入力信号に対してインピーダンス2のイ ンピーダンス値-R」が直列に存在していることにな り、等価的に負の抵抗が形成されて、負性抵抗発生回路 を形成することができる。

【0027】さらに図4は、本発明の負性アンプ回路の 一実施例を示し、この例では、図2の負性キャパシタン ス発生回路の応用として、コレクタ浮遊容量キャンセル 回路を形成した場合の一例の構成を示す。なお以下の説 明で、上述の図1~図3の回路と対応する部分には、同 一符号を付して重複の説明を省略する。

【0028】ここでコレクタ浮遊容量キャンセル回路 は、例えば差動アンプに、図2に示した負性キャパシタ し、以下の説明で、図2に示した抵抗21a、21b、 23a、23bは、抵抗値R₁、R₂ が等しいものとし て省略されている。

【0029】すなわちこの図4において、電圧値±VIN の入力信号源4 a 、4 b が、それぞれ差動対となるトラ ンジスタ11a、11bのベースに接続される。また、 トランジスタ11a、11bのエミッタがそれぞれ電流 源12a、12bを通じて接地されると共に、これらの エミッタ間に抵抗値2R3のエミッタ抵抗13が直列に 接続される。

【0030】さらにトランジスタ11a、11bのコレ クタがそれぞれ抵抗値R4 のコレクタ抵抗14a、14 b を通じて電源 V CCに接続されて差動アンプが形成され る。なお、図4中に示した容量値CSのコンデンサー1 5 a 、 1 5 b は、負性キャパシタンス発生回路のトラン ジスタ1 a、1 b 及び差動アンプのトランジスタ11 a、11bにもともと存在するコレクタ浮遊容量の総和

【0031】そしてこの回路において、エミッタ抵抗1 3をながれる電流をi3、コレクタ抵抗14a、14b をながれる電流を i4 として、トランジスタ11 a、1 1 b のコレクタの出力端子16 a、16 b に得られる出 力電圧値±V₀ を求めると、この電圧値V₀ は次の〔数 4〕で表わされる。

[0032]

$$\frac{V_0}{R_1} + V_0 \cdot SC_s - V_0 \cdot SC_t = \frac{V_{IN}}{R_2}$$

【0033】すなわちこの回路において、負性キャパシ

タンス発生回路を負荷として付け加えることによって、 負荷抵抗14a、14bに並列に負性容量(-C1)が ついていることになる。

【0034】従ってこの回路において、浮遊容量である コンデンサー15a、15bとコンデンサー22の容量 値CS、C1 が等しい時、見かけ上コレクタ浮遊容量が キャンセルされることになる。これにより差動アンプの 使用周波数帯域が広がると同時に、負荷抵抗を大きくし て利得を稼ぐことが可能となる。つまり、ある利得を稼 ぐ場合、従来に比して少ない段数で目標を達成できると いうことである。

【0035】さらに図5は、本発明の負性アンプ回路の 他の実施例を示し、この例では、図2の負性キャパシタ ンス発生回路、及び図3の負性抵抗発生回路の応用とし て、利得制御アンプ回路を形成した場合の一例の構成を 示す。なお以下の説明で、上述の図1~図3の回路と対 応する部分には、同一符号を付して重複の説明を省略す る。

【0036】ここで利得制御アンプ回路は、図4に示し ンス発生回路を負荷として付け加えたものである。ただ 20 たコレクタ浮遊容量キャンセル回路に加えて、図3に示 した負性抵抗発生回路と、トランジスタ31a、31 b、32a、32bからなる電流制御回路30と、トラ ンジスタ41a、41b、42a、42bからなる電流 制御回路40とから構成される。

> 【0037】すなわち図5において、差動アンプのトラ ンジスタ11a、11bのコレクタと抵抗値R4 のコレ クタ抵抗14a、14bとの間に、それぞれ電圧値±V C1の制御電圧源33によって制御されるトランジスタ3 1a、31b、32a、32bからなる電流制御回路3 30 0が接続される。なお、抵抗13に流れる電流の値をi 3 とする。

【0038】また、コレクタ浮遊容量キャンセル回路の 中の負性キャパシタンス発生回路を形成するトランジス タ1a、1bとベースが共通に接続されたトランジスタ 1'a、1'bからなる差動対が設けられ、これらのエ ミッタ間に抵抗値R1 のエミッタ抵抗21 a、21 bが 直列に接続されることによって負性抵抗発生回路が形成 される。

【0039】さらにこの負性抵抗発生回路のトランジス 40 タ1'a、1'bのコレクタが、それぞれ電圧値±V_{C2} の制御電圧源43によって制御されるトランジスタ41 a、41b、42a、42bからなる電流制御回路40 を通じて、負性キャパシタンス発生回路の出力トランジ スタ5a、5bのベースに共通に接続される。なお、抵 抗21 a、21 bに流れる電流の値を i2 とする。

【0040】そしてこの回路において、電流制御回路3 0によってかかる係数をmとし、電流制御回路40によ ってかかる係数をkとして、出力端子16a、16bに 得られる出力電圧値 $\pm V_0$ を求めると、この電圧値 V_0 50 は次の〔数5〕で表わされる。

$$\frac{V_o}{R_4} + V_o \cdot SC_s - k \cdot i_2 = m \cdot (i_s + i_1)$$

$$\therefore \frac{V_o}{R_4} + V_o \cdot SC_s - k \cdot \frac{V_o}{R_1} = m \cdot \left(\frac{V_{1N}}{R_3} + V_o \cdot SC_1\right)$$

$$\therefore \frac{V_o}{V_{1N}} = \frac{m}{R_3} \cdot \frac{1}{R_4} - \frac{k}{R_1} + S \cdot (C_s - m \cdot C_1)$$

但し、0<m<+1、-1<k<1

【0042】すなわちこの〔数5〕の式からは、利得制 御アンプ回路の負荷インピーダンスが、負性抵抗発生回 路のエミッタ抵抗21a、21bの抵抗値をR1、利得 制御アンプ回路のコレクタ抵抗14a、14bの抵抗値 をR4、浮遊容量15a、15bの容量値をCs、及び コンデンサー22の容量値をC1 の並列回路となってい ることが読み取れる。

7

[0041]

【0043】従ってこの回路において、負荷抵抗が最大 となるのはk=1の時であり、同時に条件として $R_1 > 20$ る。 R4 でなければいけない。なぜならその関係が逆の場合 には出力が反転するからである。さらにR1 > R4 の条 件を満たしたままR₁をR₄に近付けると利得がその分 上昇することがわかる。

【0044】また最大利得時にはコレクタ浮遊容量によ り周波数特性が悪化するため係数mをコントロールして 浮遊容量15a、15bの容量値をCs を(m・C1) にてキャンセルする必要があり、仮りに $C_1 = C_S$ であ るとすれば、k=1のときm=1でなくてはいけない。

【0045】なお、理論上kを絞っていく段階でmを1 のまま保持せねばならない範囲は、コレクタ浮遊容量が ついても周波数特性が使用周波数に影響を及ぼさない程 度までである。しかし実際はS/Nの観点から考えると 必然的に負荷抵抗を十分絞り切っておいたほうがよいの で k を 1 から絞りはじめて - 1 になるまで m = 1 を保持 し、それからmを絞りはじめるのである。

【0046】従って本発明の利得制御アンプ回路は、第 1にkを絞りはじめ、次にmを絞るというアンプー段の 中にすでに利得制御のデイレイ方式が存在することも大 回路においては従属に接続されたアンプ同士のデイレイ をかけた利得制御はあったが、このように一段のアンプ 内にデイレイが存在するのは初めてである。

【0047】これにより上述の回路において、負荷抵抗 を十分にしぼってから入力差動アンプの電流をしぼるこ とにより、ノイズの発生源である負荷抵抗が最小となり S/Nが向上するのである。

【0048】こうして本発明の負性アンプ回路によれ ば、一組の差動アンプの接続された負のインピーダンス 回路、また、負のインピーダンス回路として特に負のコ 50 ことができ、結果としてアンプー段当たりの利得をアッ

ンデンサー、負の抵抗を用いた利得制御アンプ回路を形 成することができるものである。

【0049】また本発明の負性アンプ回路によれば、負 のインピーダンスを用いて等価的に負のコンデンサーを 作り出すことにより、トランジスターのコレクタに存在 する浮遊容量をキャンセルすると同時に、負のインピー ダンスを用いて等価的に負の抵抗を作り出すことによ り、アンプの負荷抵抗を可変することができるものであ

【0050】これにより本発明の負性アンプ回路によれ ば、アンプの周波数特性が向上し、アンプー段あたりの 利得が大幅にアップする。従って、従来に比して少ない 段数で高い利得が実現でき、これは結果としてアンプ回 路のリニアリティーを改善すると共に、ノイズの低下に つながるものである。

【0051】また、本発明の負性アンプ回路によれば、 大きい入力レベル時に利得を絞る場合、負の抵抗をマイ ナスからプラスに可変することによりS/Nの大幅なる 30 改善が可能となる。これにより、低消費電力、性能の改 善、ICチップ面積の縮小、製造コストの大幅な削減が 可能となるものである。

[0052]

【発明の効果】以上詳述した本発明によれば、負性イン ピーダンス発生回路を形成することにより、シリコン内 に様々な負性のインピーダンスを発生させることがで き、従来では困難とされていた高いインピーダンスを作 りだすことができる。従って少ない素子数での高利得ア ンプ回路、またIC内に小さな容量を利用して大容量を きな特徴とするものである。なお従来、利得制御アンプ 40 作りだすことが可能となり、結果としてICチップ面積 の縮小を可能とする。さらに消費電力の削減、ICのコ ストの削減、製造コストの削減、基板面積縮小などの利 点をもたらす。

> 【0053】また本発明によれば、コレクタ浮遊容量キ ャンセル回路を形成することにより、従来、必ず存在し ていたトランジスタのコレクタ浮遊容量を少なく見せる ことができるため、トランジスタを利用したアンプ回路 の使用周波数帯域を大幅に広げることができる。またコ レクタ浮遊容量が減った分だけ、負荷抵抗を大きくする

プすることができる。従って従来に比して少ない素子数 で望みのアンプ利得を稼ぐことができ、ICのチップサ イズを縮小することができ、ICの性能、特にS/Nの 向上、消費電力の削減、ICのコストの削減、製造コス トの削減、基板面積縮小などの利点をもたらす。

9

【0054】さらに本発明によれば、利得制御アンプ回 路を形成することにより、従来、数十デシベルのアンプ を構成するに当たり、アンプ回路の段数、回路構成素子 数の大幅な削減が可能となる。従って性能的にはS/N の向上、消費電力の削減、低電圧オペレーションに充分 10 の構成図である。 対応可能となる。また、利得制御アンプ回路において、 最大S/Nの決定的原因であったコレクタの負荷抵抗自 体が利得リダクション時に小さくなるため、従来より数 デシベルのS/Nの改善が可能となる。従ってICのチ ップサイズを縮小することができ、ICの性能、特にS /Nの向上、消費電力の削減、I Cのコストの削減、製 造コストの削減、基板面積縮小などの利点をもたらす。 【図面の簡単な説明】

【図1】本発明の適用される負性インピーダンス発生回 路の一例の構成図である。

【図2】本発明の適用される負性キャパシタンス発生回 路の一例の構成図である。

【図3】本発明の適用される負性抵抗発生回路の一例の 構成図である。


【図4】本発明の適用されるコレクタ浮遊容量キャンセ ル回路の一例の構成図である。


【図5】本発明の適用される利得制御アンプ回路の一例

【図6】従来の利得制御アンプ回路の構成図である。 【符号の説明】


1a, 1b 差動対を構成するトランジスタ、2 イン ピーダンス、3a, 3b 電流源、4a, 4b 入力信 号源、5a, 5b バッファ回路を構成するトランジス タ、6a, 6b 電流源、10 バッファ回路、20 電圧一電流変換回路

【図1】







[図3]




【図2】




【図4】



【図5】



【図6】



フロントページの続き

(72)発明者 村山 宜弘

東京都品川区北品川6丁目7番35号 ソニー株式会社内